| 寒武纪开发者社区

MLU220产品简介

下载

MLU220-M.2边缘智能加速卡产品手册

1. 前言

1.1. 版权声明

免责声明

北京中科寒武纪科技公司（下称“寒武纪”）不代表、担保（明示、暗示或法定的）或保证本文件所含信息，并明示放弃对可销售性、所有权、不侵犯知识产权或特定目的适用性做出任何和所有暗示担保，且寒武纪不承担因应用或使用任何产品或服务而产生的任何责任。寒武纪不应对因下列原因产生的任何违约、损害赔偿、成本或问题承担任何责任：（1）使用寒武纪产品的任何方式违背本指南；或（2）客户产品设计。

责任限制

在任何情况下，寒武纪都不对因使用或无法使用本指南而导致的任何损害（包括但不限于利润损失、业务中断和信息损失等损害）承担责任，即便寒武纪已被告知可能遭受该等损害。尽管客户可能因任何理由遭受任何损害，根据寒武纪的产品销售条款与条件，寒武纪为本指南所述产品对客户承担的总共和累计责任应受到限制。    

信息准确性

本文件提供的信息属于寒武纪所有，且寒武纪保留不经通知随时对本文件信息或对任何产品和服务做出任何更改的权利。本指南所含信息和本指南所引用寒武纪文档的所有其他信息均“按原样”提供。寒武纪不担保信息、文本、图案、链接或本指南内所含其他项目的准确性或完整性。寒武纪可不经通知随时对本指南或本指南所述产品做出更改，但不承诺更新本指南。

本指南列出的性能测试和等级要使用特定芯片或计算机系统或组件来测量。经该等测试，本指南所示结果反映了寒武纪产品的大概性能。系统硬件或软件设计或配置的任何不同会影响实际性能。如上所述，寒武纪不代表、担保或保证本指南所述产品将适用于任何特定用途。寒武纪不代表或担保测试每种产品的所有参数。客户全权承担确保产品适合并适用于客户计划的应用以及对应用程序进行必要测试的责任，以期避免应用程序或产品的默认情况。

客户产品设计的脆弱性会影响寒武纪产品的质量和可靠性并导致超出本指南范围的额外或不同的情况和/或要求。

知识产权通知

寒武纪和寒武纪的标志是寒武纪科技公司在美国和其他国家的商标和/或注册商标。其他公司和产品名称应为与其关联的各自公司的商标。

本指南为版权所有并受全世界版权法律和条约条款的保护。未经寒武纪的事先书面许可，不可以任何方式复制、重制、修改、出版、上传、发布、传输或分发本指南。除了客户使用本指南信息和产品的权利，根据本指南，寒武纪不授予其他任何明示或暗示的权利或许可。未免疑义，寒武纪不根据任何专利、版权、商标、商业秘密或任何其他寒武纪的知识产权或所有权对客户授予任何（明示或暗示的）权利或许可。

版权声明

© 寒武纪科技公司保留一切权利。

 

1.2. 版本记录

表1. 1版本记录

文档名称

思元220智能处理卡产品手册

版本号

V1.0.0

作者

Cambricon

创建日期

2020年7月17日

 

1.3. 更新历史

V0.5.0

更新时间：2019.11.1

更新内容：

  • 初始版本

V0.6.0

更新时间：2019.12.9

更新内容：

  • 更新电源设计要求和散热要求

V0.7.0

更新时间：2020.4.7

更新内容：

  • 更新结构尺寸、散热规格、包装尺寸和重量章节

V0.8.0

更新时间：2020.4.23

更新内容：

  • 全文MLU220智能处理卡更新为思元220 M.2边缘智能加速卡
  • 增加2金手指信号定义
  • 更新MTBF内容
  • 增加订购指南

V0.8.1

更新时间：2020.4.24

更新内容：

  • 更新附录表 1 Socket2 B+M key Card Edge信号定义

V0.8.2

更新时间：2020.5.6

更新内容：

  • 更新图2、图3.3、表3.7和表5.1，更新3.4

V1.0.0

更新时间：2020.7.17

更新内容：

  • 更新到0.0版本；删除产品编码，直接使用销售型号；更改BAR空间；增加高温性能说明；更改3.1 Wake信号异议部分

 

2. 概述

图2. 1思元220 M.2边缘智能加速卡示意图

 

寒武纪思元220 M.2边缘智能加速卡是寒武纪推出的第一款边缘加速卡产品，搭载了寒武纪思元220芯片，为边缘推理提供强大的智能算力支撑。思元220 M.2边缘智能加速卡在尺寸为U盘大小的卡片上实现了8TOPS（INT8）的算力，典型功耗仅为8.25W。相比于传统架构智能处理器，可获得巨大的性能功耗比提升。思元220 M.2边缘智能加速卡内置4GB的LPDDR4X内存容量，支持被动散热方式。用户可通过M.2标准B+M Key槽位快速部署到已有的业务中实现业务的智能升级和边缘加速解决方案。

3. 产品规格

3.1. 硬件规格

表3. 1详细描述了思元220 M.2边缘智能加速卡硬件规格。

 

表3. 1思元220 M.2边缘智能加速卡硬件规格

产品型号

MLU220 M.2

板卡尺寸

长：80mm

宽：22mm

PCB厚度：0.8mm

接口形式

M.2 B+M key PCIE GEN3 X2

内存容量

4GB （2颗16Gb LPDDR4X）

内存位宽

64bit

内存接口频率

最大支持3733Mb/s

PCIe ID

(EP模式)

Device ID：0x0220

Vendor ID：0xCABC

Sub-Vendor ID：0xCABC

Sub-System ID：0x0033

SMBus地址

0x8E(write)，0x8F(read)

供电电源

金手指3.3V

典型功耗

8.25W (3.3V 2.5A)

FLASH

16MB

散热方式

被动散热

MTBF

2000k hours at 35℃

(根据Telcordia SR-332 Issue3计算值)

板卡认证

CE-ROHS,VCCI,BSMI

板卡重量

50g

备注：MLU220 M.2不支持Wake唤醒功能；MLU220 M.2不支持Alert功能。

 

3.2. 软件规格

表3. 2详细描述了思元220 M.2边缘智能加速卡的软件规格。

 

表3. 2 思元220 M.2边缘智能加速卡软件规格表

Base address

BAR0: 16MB prefetchable

BAR2: 32MB prefetchable

BAR4: 2MB prefetchable

ECC保护

不支持

SMBus（8bit 地址）

0x8E(write） Ox8F（read）

解码能力

支持16路 H264/H265 1080@30帧 解码

适配的操作系统

CentOS7.4&7.6

Ubuntu16.04&18.04

 

3.3. 结构尺寸规格

思元220 M.2边缘智能加速卡的结构外形如图3. 1所示，分为带散热器和不带散热器2种类型。

图3. 1思元220 M.2边缘智能加速卡结构外形图

 

思元220 M.2边缘智能加速卡的结构尺寸如图3. 2和图3. 3所示，用户在使用过程中需参考结构尺寸及3D模型，结合实际产品需求进行设计，以确保产品的适用性。

 

图3. 2思元220 M.2边缘智能加速卡结构尺寸图（带散热片，单位：mm）

 

图3. 3思元220 M.2边缘智能加速卡结构尺寸图（无散热片，单位：mm）

 

思元220 M.2边缘智能加速卡在用户使用场景说明，如图3. 4所示。

  • 用户PCB上Stand-off位置，要与2卡上固定孔位相匹配；
  • 用户PCB上对应2卡下方的位置，建议禁布，并保留与M.2卡底壳间的最小间隙≥0.1mm ；若无法实现禁布，须保证器件最高位置与底壳之间有足够的安全距离；
  • 推荐使用2及以上高度的M.2 Socket；
  • 2卡上盖预留有3颗M2.5深3mm的螺钉孔位，详细位置参考图3. 3，用于固定散热器，螺钉紧固力矩3.0kgf。

 

图3. 4思元220 M.2边缘智能加速卡使用场景示意图

 

3.4. 散热规格

用户在使用M.2边缘智能加速卡时，应设计完整的散热方案，包含散热器和风扇。M.2边缘智能加速卡的金属上壳应当通过导热材料与散热器充分接触，以保证M.2边缘智能加速卡工作在允许的温度条件下。思元220 M.2边缘智能加速卡的功耗和散热规格如下表3. 3所示：

 

表3. 3思元220 M.2边缘智能加速卡散热设计指标

Total Board TDP

8.25W

思元220芯片Shutdown温度

80℃

思元220芯片Slowdown温度

80℃

思元220芯片最大工作温度（Tj）

80℃

思元220芯片Slowdown降额

50%

思元220芯片最大工作壳温Tc

80℃

备注1：在高温下，MLU220 M.2板卡性能会有波动，详细内容参考《MLU220 M.2在高温场景性能波动说明》；

备注2：图3. 5为思元220 M.2边缘智能加速卡上对芯片结温Tj及M.2工作壳温Tc的定义，Tj是图示标示的①位置的温度，Tc是图示标示的②位置：

 

图3. 5模块散热结构示意图（②处为模块壳温Tc；①处为芯片结温Tj）

 

注意：

要求芯片工作的最高结温不超过80℃，且M.2边缘智能加速卡长期工作的结温不超过80℃，实际设计一定要优于此指标，此外工作壳温不得超过80℃。

请勿拆卸M.2边缘智能加速卡的金属部件，包括上壳、下壳、散热铜箔和散热器。散热部件一经拆除，导热材料不能重复使用。

M.2边缘智能加速卡主要是通过金属上壳散热，当其工作在较高的环境温度下或采用自然散热方式时，建议在底壳增加强化散热措施。如图3. 6所示。底部DDR的工作温度不超过80℃。

 

图3. 6思元220 M.2边缘智能加速卡在底壳增加强化散热措施

 

思元220 M.2边缘智能加速卡采用风冷散热，散热片尺寸如表3. 4所示。散热片存在两种不同进风方向，如图3. 7所示。对于不同的进风方式，给出了板卡散热器出风口处风量与环境温度的曲线关系，主机需要根据此曲线来调整风扇转速，保证板卡工作在绿色安全工作区域。

 

表3. 4 M.2 card散热片尺寸参数

总长

75.5mm

总宽

22mm

总高

14mm

底板厚度

2mm

齿厚

1mm

齿数

7片

齿间间隙

2.5mm

 

图3. 7 M.2边缘智能加速卡进风方向示意图

a) 从金手指侧进风

 

b) 从锁螺丝侧进风

 

在不同环境温度下，散热器出风口的风量要求见图3. 8，建议在“推荐使用环境条件”绿色安全区域内使用本产品。

 

图3. 8 M.2边缘智能加速卡风量需求曲线

a）从金手指侧进风时散热器出风口的风量需求

 

b）从锁螺丝侧进风时散热器出风口的风量需求

 

3.5. 电源接口规格

思元220 M.2边缘智能加速卡电源接口的输入电压和输入电流规范如表3. 5所示。

 

表3. 5思元220 M.2边缘智能加速卡需满足的供电电压波动范围

 

电压

平均电流（1s）

金手指3.3V

3.3V ± 5%

2.5A

 

思元220 M.2边缘智能加速卡输入为一路3.3V电源，最大瞬态电流为7A，需要母板电源模块供电能力超过7A。

 

表3. 6思元220 M.2边缘智能加速卡的峰值电流指标

 

最大电流(A)

时间

金手指3.3V

7

200us

5

1ms

4

5ms

 

3.6. 包装尺寸和重量

思元220 M.2边缘智能加速卡包装尺寸和重量信息如表3. 7所示。

 

表3. 7思元220 M.2边缘智能加速卡包装尺寸和重量

类型

重量

尺寸

备注

单卡

50g

80mm*22mm*21.2mm

NA

礼盒单卡

75g

112.2mm*58.5mm*24.5mm

每盒1张卡

工业整箱

5.5kg

402mm*262mm*168mm

每箱80张卡

备注：重量为实测值，公差+-10%

 

4. 软件环境

4.1. 软件环境

寒武纪提供软件开发环境Cambricon NeuWare

NeuWare全面支持各类主流编程框架（如TensorFlow、Caffe、Caffe2、MXNet和ONNX等）。用户可面向上述编程框架，便捷地在寒武纪思元220上开发和部署人工智能应用。同时，NeuWare提供了完整的运行时系统和驱动软件，方便系统快速集成。

NeuWare还提供了包括应用开发、功能调试、性能调优等在内的一系列工具。其中应用开发工具包括机器学习库、运行时库、编译器、模型重训练工具和特定领域（如视频分析领域）SDK等；功能调试工具可以满足编程框架、函数库等不同层次的调试需求；性能调优工具包括性能剖析工具和系统监控工具等。

 

5. 订购指南

5.1. 产品型号

思元220 M.2边缘智能加速卡有2种规格，如表5. 1所示。

 

表5. 1 思元220 M.2边缘智能加速卡规格

序号

销售型号

产品描述

备注

1

MLU220 M.2 with sink

MLU220_M.2_4GB_2.2x8

标准版

2

MLU220 M.2 without sink

MLU220_M.2_4GB_2.2x8(without sink)

无散热片版

 

如需详细了解，请访问 www.cambricon.com

电话：86-10-83030003

邮箱：business@cambricon.com

地址：北京市海淀区知春路7号致真大厦D座11层

 

 

附录

附录1：M.2金手指信号定义

思元220 M.2边缘智能加速卡采用B+M key金手指接口，接口结构说明如附录图 1和附录图 2所示，信号定义说明如附录表 1所示。

附录图 1 Card Edge Outline Top-side

 

附录图 2 Card Edge Outline Bottom-side

 

附录表 1 Socket2 B+M key Card Edge信号定义

Top-side

Bottom-side

Pin

Signal

备注

Pin

Signal

备注

75

CONFIG_2 = GND

AIC类型配置2

74

3.3V

3.3V电源

73

GND

 

72

3.3V

71

GND

 

70

3.3V

69

CONFIG_1 = NC

AIC类型配置1

68

 

 

67

NC

 

 

ADD-IN CARD KEY M

 

 

ADD-IN CARD KEY M

 

 

ADD-IN CARD KEY M

 

 

ADD-IN CARD KEY M

 

 

ADD-IN CARD KEY M

 

 

ADD-IN CARD KEY M

 

 

ADD-IN CARD KEY M

 

 

ADD-IN CARD KEY M

 

58

 

 

57

GND

 

56

 

 

55

REFCLKp

PCIe时钟，host输出给device

54

 

 

53

REFCLKn

52

CLKREQ#(I/O)(0/3.3V)

时钟请求信号

51

GND

 

50

PERST#(I)(0/3.3V)

复位信号

49

PERp0

PCIe数据，host输出给device

48

NC

 

47

PERn0

46

NC

 

45

GND

 

44

 

 

43

PETp0

PCIe数据，device输出给host

42

SMB_DATA(I/O)(0/1.8V)

SMB数据信号

41

PETn0

40

SMB_CLK(I/O)(0/1.8V)

SMB时钟信号

39

GND

 

38

NC

 

37

PERp1

PCIe数据，host输出给device

36

NC

 

35

PERn1

34

NC

 

33

GND

 

32

NC

 

31

PETp1

PCIe数据，device输出给host

30

NC

 

29

PETn1

28

NC

 

27

GND

 

26

NC

 

25

NC

 

24

NC

 

23

NC

 

22

NC

 

21

CONFIG_0=GND

AIC类型配置0

20

NC

 

 

ADD-IN CARD KEY B

 

 

ADD-IN CARD KEY B

 

 

ADD-IN CARD KEY B

 

 

ADD-IN CARD KEY B

 

 

ADD-IN CARD KEY B

 

 

ADD-IN CARD KEY B

 

 

ADD-IN CARD KEY B

 

 

ADD-IN CARD KEY B

 

11

NC

 

10

LED_1# (O)(OD)

LED指示信号

9

NC

 

8

NC

 

7

NC

 

6

NC

 

5

NC

 

4

3.3V

3.3V电源

3

GND

 

2

3.3V

1

CONFIG_3 = GND

AIC类型配置2

 

 

 

备注：更详细信息请参考《PCI Express M.2 Specification Revision 3.0, Version 1.2》标准。

 

思元220 M.2边缘智能加速卡Socket 2 CONFIG_0-3定义按照SSD-PCIE类别进行定义，关于Socket2支持的AIC卡参考表 1，更详细信息请参考《PCI Express M.2 Specification Revision 3.0, Version 1.2》标准。

 

表 1 Socket2 Add-in Card Configuration

参考资料：PCI Express M.2 Specification Revision 3.0, Version 1.2

 

MLU270-S4智能处理卡产品手册

版本记录

文档名称

MLU270-S4 智能处理卡产品手册

版本号

V1.01

创建日期

2020 年 8 月 10 日

更新历史

顺序

日期

版本号

说明

0

2019.07.03

V0.9

初版发行

1

2019.08.19

V0.91

Update Cambricon Neuware

2

2019.10.19

V0.92

Update Smbus 寄存器描述

3

2019.12.10

V1.00

正式版发布

4

2020.08.10

V1.01

更新smbus信息

服务联系: service@cambricon.com

www.cambricon.com

 

1. 概述

图 1 MLU270-S4智能处理卡示意图

 

为高能效比 AI 推理设计的 MLU270-S4 数据中心级加速卡

思元270芯片基于寒武纪在处理器架构领域的一系列创新性技术，最新的特性被集成在半高半长的标准 PCIe 尺寸的加速卡中，可以轻松搭载于最先进的人工智能服务器，实现 AI 推理计算力横向扩展。MLU270-S4加速卡功耗仅为70W，提供4倍于上一代加速芯片的计算力，可广泛支持视觉、语音、自然语言处理以及传统机器学习等高度多样化的人工智能应用，帮助 AI 推理平台实现超高能效比。

 

全新寒武纪 MLUv02 架构

MLUv02 架构不是简单的从上一代升级而来，新架构基于片上网络（NOC）构建，保证思元270内多达16个NPU集群的并行效率。基于硬件的片内数据压缩，提升缓存有效容量和带宽。新架构提供INT16,INT8,INT4,FP32,FP16的全面AI精度支持，满足多样化人工智能的计算力要求，通用、性能兼备。

 

推理性能再进一步

新架构在采用 INT8 精度进行 AI 推理计算时，非稀疏网络性能比第一代加速卡提升高达4倍，MLU270-S4可为系统提供40倍于CPU的超高能效比。其内置的全新硬件视频和图片编解码器，还可以在系统处理该类应用时，有效降低CPU前处理负载和PCIe带宽占用，帮助应用性能再进一步。

 

计算弹性和可编程

思元270芯片支持多类人工智能应用，寒武纪NeuWare软件栈可以轻松部署推理环境。BANG Lang.编程环境可对计算资源做直接定制，满足全多样化AI定制要求，专业而不专用。

 

2. 产品规格

2.1. 性能规格

表 1 详细描述了 MLU270-S4 智能处理卡的性能规格：

表格 1 PCIE加速卡硬件规格表

板卡类型

MLU270-S4

核心架构

Cambricon MLUv02

核心频率

1 GHz

整数运算速度 (INT8)

128 TOPS（Dense）

计算精度支持

支持 INT16, INT8, INT4, FP32, FP16

视频解码

支持

内存容量

16GB

内存位宽

256-bit

内存带宽

102.4 GB/s

系统接口

PCI Express 3.0 x16  支持lane reversal

PCI标识符

PCIe Vendor ID    0xCABC

PCIe Device ID     0x0270

PCIe Sub-Vendor ID    0xCABC

PCIe Sub-System ID    0x0012

外形

68.9mm*167.5mm, 单槽位

TDP功耗

70W

ECC保护

是

散热方案

被动

 

2.2. 软件规格

表 2 详细描述了 MLU270-S4 智能处理卡的软件规格：

表格 2 PCIE加速卡软件规格表

PCIe Base address

PF （1个，64bit）:

BAR0: 256MB prefetchable

BAR2: 64 MB prefetchable

BAR4: 64 MB prefetchable

VF（4个，64bit）：

BAR0: 256MB prefetchable

BAR2: 64 MB prefetchable

BAR4: 64 MB prefetchable

SMBus（8bit 地址）

0x8E(Write） 0x8F（Read）

 

SMBUS 寄存器位宽为 32 位，表 3 描述了寄存器基本读取流程（S：Slave，M：Master）：

表格 3 SMBUS 寄存器读取流程

Direction

Bits

Content

M à S

1

START

M à S

8

SLAVE ADDRESS（Write）

S à M

1

ACK

M à S

8

REGISTER ADDRESS

S à M

1

ACK

M à S

1

RE START

M à S

8

SLAVE ADDRESS（Read）

S à M

1

ACK

S à M

8

DATA[7:0]

M à S

1

ACK

S à M

8

DATA[15:8]

M à S

1

ACK

S à M

8

DATA[23:16]

M à S

1

ACK

S à M

8

DATA[31:24]

M à S

1

NACK

M à S

1

STOP

 

下表详细描述了SMBUS寄存器的定义、地址及描述：

表格 4 SMBUS 寄存器描述

寄存器定义

地址

ACCESS

Description

板卡功耗

0x01

RO

板卡功耗，数据类型float，单位W

板卡温度

0x02

RO

板卡温度，数据类型float，单位℃

芯片温度

0x03

RO

芯片温度，数据类型float，单位℃

power brake

0x05

WO

写入0x04 主频降至当前的25%；写入0x01 恢复至降频前水平

PCIE Vendor ID and Device ID

0xA0

RO

[15:0] Vendor ID :0xCABC

[31:16] Device ID:0x0270

PCIE Sub-Vendor ID and Sub-System ID

0xA1

RO

[15:0] Sub-Vendor ID:0xCABC

[31:16] Sub-System ID : 0x0012 

PCIE_negotiated_speed

0xA2

RO

[7:0] 显示PCIE协商速率，例如0x03表示gen3  8GT/s； 0x02 表示 gen2  5GT/s；0x01 表示 gen1  2.5GT/s

PCIE_negotiated_link_width

0xA3

RO

[7:0]显示PCIE协商宽度，例如0x16表示 X16；0x08 表示 X8； 0x04 表示 X4； 0x02 表示 X2； 0x01 表示 X1

板卡类型

0xF0

RO

[7:0]显示板卡类型，例如0X12表示S4型号

设备厂商

0xF1

RO

[3:0]显示设备厂商编号

硬件版本号

0xF2

RO

[7:0]显示硬件版本编号，例如0x11表示硬件版本V1.1

固件版本号

0xF3

RO

[11:0]显示固件版本号，例如0x113 表示主版本号为1，子版本号为1，patch号为3

制造时间

0xF4

RO

[15:0]显示制造时间年月，例如0x1811表示18年11月生产

流水号

0xF5

RO

[19:0]显示设备的流水号，例如0x20023表示序列号流水号为20023

 

SN信息获取方式

SN号

[47:40]

[39:24]

[23:20]

[19:0]

0x121811120023

板卡类型

如 0x12

制造时间

如 0x1811

设备厂商

如 0x1

流水号

如 0x20023

2.3. 使用环境规格

表 5 详细描述了 MLU270-S4 智能处理卡的使用环境规格：

表格 5 MLU270-S4 智能处理卡使用环境规格表

工作温度

0℃～50°C

存储温度

-40℃～75℃

工作湿度

5%—95% 相对湿度

存储湿度

5%—95% 相对湿度

 

2.4. 结构尺寸规格

MLU270-S4 智能处理卡的外形结构尺寸如下图所示：

图 2 MLU270-S4 智能处理卡尺寸图（高挡片）

 

图 3 MLU270-S4 智能处理卡尺寸图（低挡片）

 

2.5. 包装尺寸和重量

MLU270-S4智能处理卡包装尺寸和重量信息如下表：

 

表格 6 MLU270-S4包装尺寸和重量

类型

重量

尺寸

备注

单卡

310g

NA

NA

工业包装

7.7kg

600mm*400mm*253mm

每个箱子16张卡

备注：重量为实测值，公差+-10%

 

2.6. 散热规格

2.6.1 MLU270-S4 板卡功耗和温度定义

表格 7 MLU270-S4 热设计功耗温度表

项目

参数

整板热设计功耗（TDP)

70W

MLU 建议工作结温 Tj

0-85℃

MLU 降频结温 Tj

87℃

MLU 降频幅度

50%

MLU 断电结温 Tj

95℃

 

2.6.2 MLU270-S4 散热器阻抗曲线

MLU270-S4 散热器实测得到的风阻曲线如下图：

图 4 MLU270-S4  散热器阻抗曲线

 

表格 8 MLU270-S4 板卡散热器风量-压降表

风量（CFM）

风压(mmAq)

3

5.1

3.5

7.0

4.3

10.5

5.4

16.6

6.7

25.6

8

36.5

 

2.6.3 MLU270-S4 支持插卡方向

MLU270-S4 支持插卡在机箱的前端及尾端，下图示两个方向都可以作为板卡的进风方向：

图5 板卡支持的进风风道方向图

 

2.6.4 MLU270-S4 支持工作的环境温度及各温度下散热器最低风量需求

MLU270-S4 支持 0-50℃ 环境温度（板卡散热器进风温度）下的使用需求( TDP 模式），各主要温度条件下的最低风量需求详见下表：

 

表格 9 MLU270-S4 散热器最低风量需求 vs 环境温度表

进风口温度（℃）

散热器最低风量需求（CFM)

30

3

35

3.5

40

4.3

45

5.4

50

6.7

55（不推荐）

8

                                                                       

2.6.5 MLU270-S4 入风口处的平均温度和通过散热器的最小有效风量的曲线关系

图6 环境温度与通过散热器的最小有效风量关系图

 

2.7. 电源与电气规格

电源接口的输入电压与电流规范见表格10与表格11.

表格 10电源接口的输入电压规范

电源接口

最小电压

正常电压

最大电压

PCIe 金手指（12V）

11.04V

12V

12.96V

PCIe 金手指（3V3）

3.0V

3.3V

3.63V

 

表格 11电流规范

电源接口

峰值电流

Moving Average

PCIe 金手指（12V）

20A

200us

17A

1ms

13A

5ms

 

Power Capping规范见表格12

表 12 Power Capping

Power Capping Threshold

70W

Power Capping Response time （typical）

50ms

Power Capping Response time （max）

100ms

 

Power Brake规范见表格13

表 13 Power Brake

PB# PCIe pin assignment

B30

Power Brake response time（typical）

150us

PB# input insertion low time （min）

250ms

Power brake hardware slowdown factor

4x

 

3. Cambricon NeuWare 开发环境

NeuWare全面支持各类主流编程框架（如TensorFlow、Caffe、PyTorch和MXNet等）。用户可面向上述编程框架，便捷地在寒武纪MLU270-S4上开发和部署人工智能应用。

同时，NeuWare提供了完整的运行时系统和驱动软件，方便系统快速集成。

NeuWare还提供了包括应用开发、功能调试、性能调优等在内的一系列工具。其中应用开发工具包括机器学习库、运行时库、编译器、模型重训练工具和特定领域（如视频分析领域）SDK等；功能调试工具可以满足编程框架、函数库等不同层次的调试需求；性能调优工具包括性能剖析工具和系统监控工具等。

 

图 7 Cambricon NeuWare

 

MLU220产品简介

1. 前言

免责声明

中科寒武纪科技股份有限公司（下称“寒武纪”）不代表、担保（明示、暗示或法定的）或保证本文件所含信息，并明示放弃对可销售性、所有权、不侵犯知识产权或特定目的适用性做出任何和所有暗示担保，且寒武纪不承担因应用或使用任何产品或服务而产生的任何责任。寒武纪不应对因下列原因产生的任何违约、损害赔偿、成本或问题承担任何责任：（1）使用寒武纪产品的任何方式违背本指南；或（2）客户产品设计。

责任限制

在任何情况下，寒武纪都不对因使用或无法使用本指南而导致的任何损害（包括但不限于利润损失、业务中断和信息损失等损害）承担责任，即便寒武纪已被告知可能遭受该等损害。尽管客户可能因任何理由遭受任何损害，根据寒武纪的产品销售条款与条件，寒武纪为本指南所述产品对客户承担的总共和累计责任应受到限制。   

信息准确性

本文件提供的信息属于寒武纪所有，且寒武纪保留不经通知随时对本文件信息或对任何产品和服务做出任何更改的权利。本指南所含信息和本指南所引用寒武纪文档的所有其他信息均“按原样”提供。寒武纪不担保信息、文本、图案、链接或本指南内所含其他项目的准确性或完整性。寒武纪可不经通知随时对本指南或本指南所述产品做出更改，但不承诺更新本指南。

本指南列出的性能测试和等级要使用特定芯片或计算机系统或组件来测量。经该等测试，本指南所示结果反映了寒武纪产品的大概性能。系统硬件或软件设计或配置的任何不同会影响实际性能。如上所述，寒武纪不代表、担保或保证本指南所述产品将适用于任何特定用途。寒武纪不代表或担保测试每种产品的所有参数。客户全权承担确保产品适合并适用于客户计划的应用以及对应用程序进行必要测试的责任，以期避免应用程序或产品的默认情况。

客户产品设计的脆弱性会影响寒武纪产品的质量和可靠性并导致超出本指南范围的额外或不同的情况和/或要求。

知识产权通知

寒武纪和寒武纪的标志是中科寒武纪科技股份有限公司在美国和其他国家的商标和/或注册商标。其他公司和产品名称应为与其关联的各自公司的商标。

本指南为版权所有并受全世界版权法律和条约条款的保护。未经寒武纪的事先书面许可，不可以任何方式复制、重制、修改、出版、上传、发布、传输或分发本指南。除了客户使用本指南信息和产品的权利，根据本指南，寒武纪不授予其他任何明示或暗示的权利或许可。未免疑义，寒武纪不根据任何专利、版权、商标、商业秘密或任何其他寒武纪的知识产权或所有权对客户授予任何（明示或暗示的）权利或许可。

版权声明

© 中科寒武纪科技股份有限公司保留一切权利。

版权声明

1.1.    版权声明

免责声明

中科寒武纪科技股份有限公司（下称“寒武纪”）不代表、担保（明示、暗示或法定的）或保证本文件所含信息，并明示放弃对可销售性、所有权、不侵犯知识产权或特定目的适用性做出任何和所有暗示担保，且寒武纪不承担因应用或使用任何产品或服务而产生的任何责任。寒武纪不应对因下列原因产生的任何违约、损害赔偿、成本或问题承担任何责任：（1）使用寒武纪产品的任何方式违背本指南；或（2）客户产品设计。

责任限制

在任何情况下，寒武纪都不对因使用或无法使用本指南而导致的任何损害（包括但不限于利润损失、业务中断和信息损失等损害）承担责任，即便寒武纪已被告知可能遭受该等损害。尽管客户可能因任何理由遭受任何损害，根据寒武纪的产品销售条款与条件，寒武纪为本指南所述产品对客户承担的总共和累计责任应受到限制。   

信息准确性

本文件提供的信息属于寒武纪所有，且寒武纪保留不经通知随时对本文件信息或对任何产品和服务做出任何更改的权利。本指南所含信息和本指南所引用寒武纪文档的所有其他信息均“按原样”提供。寒武纪不担保信息、文本、图案、链接或本指南内所含其他项目的准确性或完整性。寒武纪可不经通知随时对本指南或本指南所述产品做出更改，但不承诺更新本指南。

本指南列出的性能测试和等级要使用特定芯片或计算机系统或组件来测量。经该等测试，本指南所示结果反映了寒武纪产品的大概性能。系统硬件或软件设计或配置的任何不同会影响实际性能。如上所述，寒武纪不代表、担保或保证本指南所述产品将适用于任何特定用途。寒武纪不代表或担保测试每种产品的所有参数。客户全权承担确保产品适合并适用于客户计划的应用以及对应用程序进行必要测试的责任，以期避免应用程序或产品的默认情况。

客户产品设计的脆弱性会影响寒武纪产品的质量和可靠性并导致超出本指南范围的额外或不同的情况和/或要求。

知识产权通知

寒武纪和寒武纪的标志是中科寒武纪科技股份有限公司在美国和其他国家的商标和/或注册商标。其他公司和产品名称应为与其关联的各自公司的商标。

本指南为版权所有并受全世界版权法律和条约条款的保护。未经寒武纪的事先书面许可，不可以任何方式复制、重制、修改、出版、上传、发布、传输或分发本指南。除了客户使用本指南信息和产品的权利，根据本指南，寒武纪不授予其他任何明示或暗示的权利或许可。未免疑义，寒武纪不根据任何专利、版权、商标、商业秘密或任何其他寒武纪的知识产权或所有权对客户授予任何（明示或暗示的）权利或许可。

版本记录

1.1.    版本记录

表 1.1 版本记录

文档名称

MLU220产品简介

版本号

V1.0.4

作者

Cambricon

创建日期

2020/08/18

 

更新历史

1.2.    更新历史

V0.1

更新时间：2019/07/12

更新内容：

  • 初始版本

 

V0.9

更新时间：2019/09/19

更新内容：

  • 调整文档格式
  • 修改图4中的图示问题
  • 修改章节3.2.3中关于视频编解码子系统的错误描述
  • 增加章节3.2.8中关于MCU子系统的描述
  • 增补章节3.2.9的部分关于SDIO的描述内容
  • 增加章节4.1关于LPDDR4X接口时序

 

V0.91

更新时间：2019/10/16

更新内容：

  • 修改图4中的图示问题
  • 修改章节3.2.6中关于PCIe的描述
  • 修改章节5中关于DDR address mapping的描述

 

V0.95

更新时间：2020/1/9

更新内容：

  • 修改章节3.1 功耗参数
  • 修改章节3.5 SDIO电气参数
  •  

V0.96

更新时间：2020/3/11

更新内容：

  • 修改章节4 启动和升级模式
  • 修改章节3.4 GPIO电气参数

 

V1.0.0

更新时间：2020/6/1

更新内容：

  • 版本更新

 

V1.0.1

更新时间：2020/6/16

更新内容：

  • 修改表3中写法的描述，更新其中功耗测试的数据
  • 修改PCIe电气参数为要符合1
  • 修改章节3.2.4中部分描述
  • 格式刷新

 

V1.0.2

更新时间：2020/7/9

更新内容：

  • 补充第4章来料包装信息

 

V1.0.3

更新时间：2020/7/13

更新内容：

  • 更新章节3.2.3中的部分描述

 

V1.0.4

更新时间：2020/8/28

更新内容：

  • 更新章节3.1.1中的热设计功耗规格的部分内容

 

2. 产品概述

2.1 概述

MLU220芯片是一款专门用于人工智能的SOC芯片，它具有高算力，低功耗和丰富的I/O接口。MLU220集成了寒武纪1M架构AI处理器核心，芯片内置4核ARM CortexA55，64位宽LPDDR4X，内置硬件视频编解码单元，PCIe Gen3.0，SDIO，EMMC，GMAC等高速接口，可实现最大16TOPS（INT8）算力。

MLU220适用于数据边缘节点的数据分析和推理应用。其适用领域包括（但不仅限于）：智能视频分析，智慧家居，智慧交通，智慧农业，智慧制造等领域。可广泛用于机器人，无人机等移动边缘计算应用。

由于采用先进的 16nm 低功耗工艺和小型化封装，同时支持LPDDR4X，使得MLU220可支撑产品小型化设计。

MLU220配套寒武纪提供的稳定、易用推理应用SDK设计，能够支撑客户快速产品量产。

2.2. 应用场景

智能NVR

图 2.1 NVR应用场景图示

 

智慧盒子

图 2.2智能盒子应用场景图示

 

智能加速协处理器

图 2.3智能加速协处理器应用场景图示

2.3. 架构

2.3.1 系统架构

MLU220的逻辑框图如下图所示。

图 2.4 MLU220逻辑框图

 

2.3.2 子系统架构

2.3.2.1 MLU Cluster

MLU220 MLUcore是针对边缘端inference需求而设计的高性能、低功耗的人工智能处理器。相关特性如下：

  • 支持Convolution [注1]
  • 支持Max/Min/Average-pooling[注2]
  • 支持Up-sample
  • 支持Padding
  • 支持激活函数(Relu、Sigmoid、TanH等)
  • 支持直方图操作
  • 支持查找表操作
  • 支持向量与矩阵的内积运算
  • 支持Element-wise运算
  • 支持Concat
  • 支持矩阵操作(转置、旋转、镜像等)
  • 支持高维[注3]数据Reshape
  • 支持压缩、解压
  • 支持元素操作(求向量内最大/小值及位置、求向量累加和、计数等)
  • 支持LRN、Batch-normalization、Scale
  • 支持数据类型可配置
  • 支持算法参数规模可配置

 

[注1]：支持任意kernel大小、stride大小、feature-map ratio、feature-map channel数、dilation大小

[注2]：支持任意kernel大小、stride大小、feature-map ratio、feature-map channel数、dilation大小

[注3]：不超过6维

 

MLU220 MLUcore支持卷积算力如下：

表 2.1 卷积算力列表

顶点

边

算力

INT4

INT4

32TOPs

INT4

INT8

16TOPs

INT4

INT16

8TOPs

INT8

INT4

32TOPs

INT8

INT8

16TOPs

INT8

INT16

8TOPs

INT16

INT4

8TOPs

INT16

INT8

8TOPs

INT16

INT16

8TOPS

 

2.3.2.2 处理器子系统

  • 四核ARM Cortex A55@1.5GHz, 32KB I-Cache, 32KB D-Cache/128KB L2 cache/1MB L3 cache
  • 集成FPU单元，支持Neon加速特性
  • 集成Coresight，支持Debug&Trace
  • 集成GIC，支持最多480 SPI和16PPI的中断管理

 

2.3.2.3 视频编解码子系统

  • 支持264 Baseline Profile(BP), H.264 Main Profile(MP)，H.264 High Profile(HP)，H.264 High 10 Profile格式编解码
  • 支持HEVC (H.265) Main/Main 10 Profile格式编解码
  • 支持VP8/VP9 Profile 0解码
  • 编码性能：可以支持8X 1080P @30fps
  • 解码性能：可以支持16X 1080P@30fps

 

2.3.2.4 图片编解码子系统

  • 支持符合Baseline ISO/IEC 10918-1 JPEG标准的JPEG编解码
  • 最大支持32768x32768的图片尺寸
  • 解码输入支持4:0:0, 4:2:0, 4:2:2, 4:4:0和4:4:4的格式
  • 解码性能：820 fps@FHD
  • 编码性能：800 fps@FHD

 

2.3.2.5 图片处理子系统

  • 支持ARGB8888、RGB565、YUV422(YUYV/YVYU/UYVY/VYUY)、YUV420SP(NV12/NV21)、YUV420P输入格式
  • 支持ARGB8888、RGB565、YUV422(YUYV/YVYU/UYVY/VYUY)、YUV420SP(NV12/NV21)输出格式
  • 支持最大图像分辨率16384x16384
  • 支持最小图像分辨率2x2
  • 水平、垂直最大缩放倍数各支持：缩小64倍，放大64倍

 

2.3.2.6 PCIe子系统

  • 最大支持Gen3速率，单lane的线速率为8Gb/s
  • 支持2种lane size模式，分别为X2和X1模式
  • 集成两个PCIe控制器，可以支持下面的EP/RC工作模式组合
    • 1个EP模式（X2）和1个RC模式（X2）
    • 2个RC模式（X2）
    • 不支持2个EP模式
  • 最大带宽为2GB/s

 

2.3.2.7 存储器子系统

  • LPDDR4X接口
  • 64bit 数据宽度
  • 速率最高支持到3733Mb/s
  • 支持外接2个x32 DRAM颗粒
  • 支持外接1个x32 DRAM颗粒
  • SPI NAND/NOR Flash接口
    • 支持SPI STAND模式，SPI DUAL模式，SPI QUAD模式
    • 支持SPI 四种极性
    • 支持SPI SCLK由工作时钟进行分频产生，分频倍数可配
    • 支持SPI WP（write protect）和HOLD端口信号可配
    • 访问Nand Flash时，反馈ECC校验错误
    • 支持SPI Read Latency
  • eMMC接口
  • 支持1协议
  • 支持1线/4线/8线传输
  • 支持HS400/HS200/HS DDR/HS SDR/
  • 最大支持2TB的容量
  • 支持8V设备

 

2.3.2.8 MCU子系统

  • 集成ARM Cortex M0@250MHz
  • 与外部AP系统解耦合
  • 支持专用UART调试
  • 支持对系统中通用外设进行控制(I2C/TACH)
  • 支持对片内PVT sensor进行控制
  • 支持对芯片进行低功耗管理

 

2.3.2.9外设接口

  • SDIO接口
  • 全芯片支持2组SDIO接口
  • 支持0协议
  • 支持1线/4线传输
  • 支持UHS-I传输模式
  • 支持SDR104/DDR50/SDR50/SDR25/SDR12
  • 支持8V/3.3V设备
  • GMAC接口
  • 全芯片支持2组GMAC接口
  • 支持10/100/1000Mbps的工作模式
  • 支持全双工或半双工工作模式
  • 支持RMII/RGMII接口
  • TACH接口
  • 支持1路PWM输出
  • 支持1路TACH信号检测
  • 支持两种工作模式：PWM和RPM(Revolutions Per Minute)
  • I2C接口
  • 全芯片支持7个I2C接口
  • SPI接口
  • 全芯片支持2个SPI 接口
  • UART接口
  • 全芯片支持5个UART接口（其中3个用于debug打印）
  • GPIO接口
  • 全芯片支持90个可编程管脚

 

2.3.2.10 SDK

芯片的配套软件还提供以下软件SDK

  • 用于边缘计算的专用SDK
  • 用于人工智能的多种算子库
  • 高性能视频解码库
  • 高性能图片解码库

2.4. 启动和升级模式

MLU220使用硬线管脚PAD_BOOT_MODE[1:0]控制芯片的启动方式，

表 2.2 芯片启动方式

PAD_BOOT_MODE[1:0]

启动方式

2’b00

Reserved

2’b01

UART加载

2’b10

SPI启动

2’b11

SPI自举启动

 

PAD_BOOT_MODE[2:0]在芯片上电后，内部逻辑会对该值Latch，使解复位后，该管脚值的改变不会影响到芯片内部逻辑；芯片只有下电再次上电后，内部逻辑才会对外部管脚值重新进行Latch。

 

  • SPI启动

SPI启动是MLU220中的次要启动方式。启动过程为：通过BootROM引导CPU完成对SPI Flash控制器的初始化，并通过SPIFlash控制器将镜像搬运至片上RAM。

 

  • SPI自举启动

SPI自举是MLU220中的备份启动方式。启动过程为：通过BootCtrl完成对SFC初始化，并使能SFC的自举功能，将镜像搬运至片上RAM。

 

  • UART加载

UART加载，Bootrom引导CPU初始化UART，然后通过UART将PC中的镜像烧录到指定存储介质中的镜像。

2.5. 地址空间映射

MLU220内部有两套地址映射空间

  • SOC内部A55，PCIe（做EP时）使用一套地址空间：SOC地址空间
  • SOC内部的MCU子系统使用另外一套地址空间：MCU地址空间

具体SOC地址空间映射表，如下：

表 2.3 SOC地址空间映射

起始地址

结束地址

大小

功能

0x00_0000_0000

0x1F_FFFF_FFFF

128GB

DDR Memory空间

0x20_0000_0000

0x20_0000_7FFF

32KB

Bootrom空间

0x20_0000_8000

0x20_0FFF_FFFF

-

保留

0x20_1000_0000

0x20_1001_FFFF

128KB

片上SRAM空间

0x20_1002_0000

0x20_3FFF_FFFF

-

保留

0x20_4000_0000

0x20_4000_0FFF

4KB

DET空间

0x20_4000_1000

0x23_FFFF_FFFF

-

保留

0x24_0000_0000

0x25_FFFF_FFFF

8GB

PCIE_LINK0 RC映射空间

0x26_0000_0000

0x27_FFFF_FFFF

8GB

PCIE_LINK1 RC映射空间

0x28_0000_0000

0x7F_FFFF_FFFF

-

保留

0x80_0000_0000

0x80_0000_0FFF

4KB

SYSCTRL寄存器

0x80_0000_1000

0x80_0000_1FFF

4KB

Peri WDG寄存器

0x80_0000_2000

0x80_0000_2FFF

4KB

ATOMIC寄存器

0x80_0000_3000

0x80_0000_3FFF

4KB

Peri MBX0寄存器

0x80_0000_4000

0x80_0000_4FFF

4KB

Peri MBX1寄存器

0x80_0000_5000

0x80_0000_FFFF

44KB

Peri TIMER寄存器

0x80_0001_0000

0x80_0001_0FFF

4KB

Peri UART0寄存器

0x80_0001_1000

0x80_0001_1FFF

4KB

Peri UART1寄存器

0x80_0001_2000

0x80_0001_2FFF

4KB

Peri GPIO寄存器

0x80_0001_3000

0x80_0001_3FFF

4KB

Peri PWM寄存器

0x80_0001_4000

0x80_0001_4FFF

4KB

Peri SPI0寄存器

0x80_0001_5000

0x80_0001_5FFF

4KB

Peri SPI1寄存器

0x80_0001_6000

0x80_0001_6FFF

4KB

Peri I2C0寄存器

0x80_0001_7000

0x80_0001_7FFF

4KB

Peri I2C1寄存器

0x80_0001_8000

0x80_0001_8FFF

4KB

Peri I2C2寄存器

0x80_0001_9000

0x80_0001_9FFF

4KB

Peri I2C3寄存器

0x80_0001_A000

0x80_0001_AFFF

4KB

Peri I2C4寄存器

0x80_0001_B000

0x80_0001_BFFF

4KB

APB2JTAG寄存器

0x80_0001_C000

0x80_0001_FFFF

-

保留

0x80_0002_0000

0x80_0002_0FFF

4KB

PMU寄存器

0x80_0002_1000

0x80_0002_1FFF

4KB

CRG寄存器

0x80_0002_2000

0x80_0002_2FFF

4KB

BOOTCTRL寄存器

0x80_0002_3000

0x80_0002_3FFF

4KB

SFC寄存器

0x80_0002_4000

0x80_0002_4FFF

4KB

AXIMON_HUB寄存器

0x80_0002_8000

0x80_0002_8FFF

4KB

SCALER0寄存器

0x80_0002_9000

0x80_0002_9FFF

4KB

SCA0 CQH寄存器

0x80_0002_A000

0x80_0002_AFFF

4KB

SCA0 SMMU寄存器

0x80_0002_C000

0x80_0002_CFFF

4KB

EFUSEC寄存器

0x80_0002_D000

0x80_0002_DFFF

4KB

PINMUX寄存器

0x80_0002_E000

0x80_0002_EFFF

4KB

PAD寄存器

0x80_0002_F000

0x80_0002_FFFF

-

保留

0x80_0003_0000

0x80_0003_FFFF

64KB

GBC寄存器

0x80_0004_0000

0x80_0004_1FFF

8KB

EMMC寄存器

0x80_0004_2000

0x80_0004_2FFF

4KB

EMMC SMMU寄存器

0x80_0004_3000

0x80_0004_3FFF

-

保留

0x80_0004_4000

0x80_0004_5FFF

8KB

SDIO0寄存器

0x80_0004_6000

0x80_0004_6FFF

4KB

SDIO0 SMMU寄存器

0x80_0004_7000

0x80_0004_7FFF

-

保留

0x80_0004_8000

0x80_0004_9FFF

8KB

SDIO1寄存器

0x80_0004_A000

0x80_0004_AFFF

4KB

SDIO1 SMMU寄存器

0x80_0005_0000

0x80_0005_1FFF

8KB

GMAC0寄存器

0x80_0005_2000

0x80_0005_2FFF

4KB

GMAC0 SMMU寄存器

0x80_0005_3000

0x80_0005_3FFF

-

保留

0x80_0005_4000

0x80_0005_5FFF

8KB

GMAC1寄存器

0x80_0005_6000

0x80_0005_6FFF

4KB

GMAC1 SMMU寄存器

0x80_0005_7000

0x80_0005_7FFF

-

保留

0x80_0007_8000

0x80_0007_8FFF

4KB

SCALER1寄存器

0x80_0007_9000

0x80_0007_9FFF

4KB

SCA1 CQH寄存器

0x80_0007_A000

0x80_0007_AFFF

4KB

SCA1 SMMU寄存器

0x80_0007_B000

0x80_0007_FFFF

-

保留

0x80_0008_0000

0x80_0008_FFFF

64KB

MS RAM空间

0x80_0009_0000

0x80_0009_0FFF

4KB

MS_CRG寄存器

0x80_0009_1000

0x80_0009_1FFF

4KB

MS_UART寄存器

0x80_0009_2000

0x80_0009_2FFF

4KB

MS_WDG寄存器

0x80_0009_3000

0x80_0009_3FFF

4KB

MS_MBX寄存器

0x80_0009_4000

0x80_0009_4FFF

4KB

MS_I2C寄存器

0x80_0009_5000

0x80_0009_5FFF

4KB

MS_TACH寄存器

0x80_0009_6000

0x80_0009_6FFF

4KB

PVT寄存器

0x80_0009_7000

0x80_0009_7FFF

-

保留

0x80_0009_8000

0x80_0009_EFFF

28KB

MS_TIMER寄存器

0x80_0009_F000

0x80_0009_FFFF

-

保留

0x80_0010_0000

0x80_0010_1FFF

8KB

Memsys DDR寄存器

0x80_0010_2000

0x80_0010_2FFF

4KB

Memsys LLC寄存器

0x80_0010_3000

0x80_0010_3FFF

4KB

Memsys DTE0寄存器

0x80_0010_4000

0x80_0010_4FFF

4KB

Memsys DTE1寄存器

0x80_0010_5000

0x80_0010_5FFF

4KB

Memsys DTE2寄存器

0x80_0010_6000

0x80_0010_6FFF

4KB

Memsys DTE3寄存器

0x80_0010_7000

0x80_0010_FFFF

-

保留

0x80_0011_0000

0x80_0011_3FFF

16KB

Memsys DDRC0寄存器

0x80_0011_4000

0x80_0010_7FFF

16KB

Memsys DDRC1寄存器

0x80_0011_8000

0x80_0011_BFFF

16KB

Memsys DDRC2寄存器

0x80_0011_C000

0x80_0011_FFFF

16KB

Memsys DDRC3寄存器

0x80_0012_0000

0x80_001F_FFFF

-

保留

0x80_0020_0000

0x80_003F_FFFF

2MB

Memsys PHY0寄存器

0x80_0040_0000

0x80_005F_FFFF

2MB

Memsys PHY1寄存器

0x80_0060_0000

0x80_0060_0FFF

4KB

Cpusys SYSCTRL寄存器

0x80_0060_1000

0x80_0060_2FFF

8KB

Cpusys GENTIMER寄存器

0x80_0060_3000

0x80_0060_3FFF

4KB

Cpusys UART0寄存器

0x80_0060_4000

0x80_0060_4FFF

4KB

Cpusys UART1寄存器

0x80_0060_5000

0x80_0060_5FFF

-

保留

0x80_0060_6000

0x80_0060_FFFF

44KB

Cpusys TIMER寄存器

0x80_0061_0000

0x80_0061_FFFF

64KB

Cpusys JOBSCH寄存器

0x80_0062_0000

0x80_007F_FFFF

-

保留

0x80_0080_0000

0x80_009F_FFFF

2MB

Cpusys GIC寄存器

0x80_00A0_0000

0x80_00A0_1FFF

8KB

Mlu_sys0 SYSCTRL寄存器

0x80_00A0_2000

0x80_00A0_3FFF

8KB

Mlu_sys0 SMMU寄存器

0x80_00A0_4000

0x80_00A0_5FFF

8KB

Mlu_sys1 SYSCTRL寄存器

0x80_00A0_6000

0x80_00A0_7FFF

8KB

Mlu_sys1 SMMU寄存器

0x80_00A0_8000

0x80_00A0_9FFF

8KB

Mlu_sys2 SYSCTRL寄存器

0x80_00A0_A000

0x80_00A0_BFFF

8KB

Mlu_sys2 SMMU寄存器

0x80_00A0_C000

0x80_00A0_DFFF

8KB

Mlu_sys3 SYSCTRL寄存器

0x80_00A0_E000

0x80_00A0_FFFF

8KB

Mlu_sys3 SMMU寄存器

0x80_00A1_0000

0x80_00A1_1FFF

8KB

Mlu_mem寄存器

0x80_00A1_2000

0x80_00A1_3FFF

8KB

Mlu_mem SMMU寄存器

0x80_00A1_4000

0x80_00A1_7FFF

-

保留

0x80_00A1_8000

0x80_00A1_9FFF

8KB

Mlu寄存器

0x80_00A1_A000

0x80_00AF_FFFF

-

保留

0x80_00B0_0000

0x80_00B0_FFFF

64KB

PCIE_LINK0 SYSCTRL寄存器

0x80_00B1_0000

0x80_00B1_FFFF

64KB

PCIE_LINK0 GICEP寄存器

0x80_00B2_0000

0x80_00B2_FFFF

64KB

PCIE_LINK0 GICRC寄存器

0x80_00B3_0000

0x80_00B3_0FFF

4KB

PCIE_LINK0 SMMU寄存器

0x80_00B3_1000

0x80_00B3_FFFF

-

保留

0x80_00B4_0000

0x80_00B4_FFFF

64KB

PCIE_LINK1 SYSCTRL寄存器

0x80_00B5_0000

0x80_00B5_FFFF

64KB

PCIE_LINK1 GICEP寄存器

0x80_00B6_0000

0x80_00B6_FFFF

64KB

PCIE_LINK1 GICRC寄存器

0x80_00B7_0000

0x80_00B7_0FFF

4KB

PCIE_LINK1 SMMU寄存器

0x80_00B7_1000

0x80_00B7_7FFF

-

保留

0x80_00B7_8000

0x80_00B7_8FFF

4KB

PCIE_LINK0 PHYCMN寄存器

0x80_00B7_9000

0x80_00B7_BFFF

-

保留

0x80_00B7_C000

0x80_00B7_CFFF

4KB

PCIE_LINK1 PHYCMN寄存器

0x80_00B7_D000

0x80_00B7_FFFF

-

保留

0x80_00B8_0000

0x80_00BB_FFFF

256KB

PCIE_LINK0 PHY寄存器

0x80_00BC_0000

0x80_00BF_FFFF

256KB

PCIE_LINK1 PHY寄存器

0x80_00C0_0000

0x80_00C0_0FFF

4KB

Vpusys0 SYSCTRL寄存器

0x80_00C0_1000

0x80_00C0_1FFF

4KB

Vpusys0 JPUDMA寄存器

0x80_00C0_2000

0x80_00C0_2FFF

4KB

Vpusys0 VPU寄存器

0x80_00C0_3000

0x80_00C0_3FFF

4KB

Vpusys0 JPUSMMU寄存器

0x80_00C0_4000

0x80_00C0_4FFF

4KB

Vpusys0 JPU寄存器

0x80_00C0_5000

0x80_00C1_FFFF

-

保留

0x80_00C2_0000

0x80_00C2_0FFF

4KB

Vpusys1 SYSCTRL寄存器

0x80_00C2_1000

0x80_00C2_1FFF

4KB

Vpusys1 JPUDMA寄存器

0x80_00C2_2000

0x80_00C2_2FFF

4KB

Vpusys1 VPU寄存器

0x80_00C2_3000

0x80_00C2_3FFF

4KB

Vpusys1 JPUSMMU寄存器

0x80_00C2_4000

0x80_00C2_4FFF

4KB

Vpusys1 JPU寄存器

 

具体MCU地址空间映射表，如下：

表 2.4 MCU地址空间映射

起始地址

结束地址

大小

功能

0x0000_0000

0x0000_7FFF

32KB

MS Memory空间

0x4000_0000

0x4000_0FFF

4KB

MS SCCRG寄存器

0x4000_1000

0x4000_1FFF

4KB

MS UART寄存器

0x4000_2000

0x4000_2FFF

4KB

MS Watchdog寄存器

0x4000_3000

0x4000_3FFF

4KB

MS Mailbox寄存器

0x4000_4000

0x4000_4FFF

4KB

MS I2C寄存器

0x4000_5000

0x4000_5FFF

4KB

MS Tach寄存器

0x4000_6000

0x4000_6FFF

4KB

PVT Ctrl寄存器

0x4000_8000

0x4000_EFFF

28KB

MS Timer寄存器

0xA000_0000

0xA000_0FFF

4KB

SYSCTRL寄存器

0xA000_1000

0xA000_1FFF

4KB

Peri WDG寄存器

0xA000_2000

0xA000_2FFF

4KB

ATOMIC寄存器

0xA000_3000

0xA000_3FFF

4KB

Peri MBX0寄存器

0xA000_4000

0xA000_4FFF

4KB

Peri MBX1寄存器

0xA000_5000

0xA000_FFFF

44KB

Peri TIMER寄存器

0xA001_0000

0xA001_0FFF

4KB

Peri UART0寄存器

0xA001_1000

0xA001_1FFF

4KB

Peri UART1寄存器

0xA001_2000

0xA001_2FFF

4KB

Peri GPIO寄存器

0xA001_3000

0xA001_3FFF

4KB

Peri PWM寄存器

0xA001_4000

0xA001_4FFF

4KB

Peri SPI0寄存器

0xA001_5000

0xA001_5FFF

4KB

Peri SPI1寄存器

0xA001_6000

0xA001_6FFF

4KB

Peri I2C0寄存器

0xA001_7000

0xA001_7FFF

4KB

Peri I2C1寄存器

0xA001_8000

0xA001_8FFF

4KB

Peri I2C2寄存器

0xA001_9000

0xA001_9FFF

4KB

Peri I2C3寄存器

0xA001_A000

0xA001_AFFF

4KB

Peri I2C4寄存器

0xA001_B000

0xA001_BFFF

4KB

APB2JTAG寄存器

0xA001_C000

0xA001_FFFF

-

保留

0xA002_0000

0xA002_0FFF

4KB

PMU寄存器

0xA002_1000

0xA002_1FFF

4KB

CRG寄存器

0xA002_2000

0xA002_2FFF

4KB

BOOTCTRL寄存器

0xA002_3000

0xA002_3FFF

4KB

SFC寄存器

0xA002_4000

0xA002_4FFF

4KB

AXIMON_HUB寄存器

0xA002_8000

0xA002_8FFF

4KB

SCALER0寄存器

0xA002_9000

0xA002_9FFF

4KB

SCA0 CQH寄存器

0xA002_A000

0xA002_AFFF

4KB

SCA0 SMMU寄存器

0xA002_C000

0xA002_CFFF

4KB

EFUSEC寄存器

0xA002_D000

0xA002_DFFF

4KB

PINMUX寄存器

0xA002_E000

0xA002_EFFF

4KB

PAD寄存器

0xA002_F000

0xA002_FFFF

-

保留

0xA003_0000

0xA003_FFFF

64KB

GBC寄存器

0xA004_0000

0xA004_1FFF

8KB

EMMC寄存器

0xA004_2000

0xA004_2FFF

4KB

EMMC SMMU寄存器

0xA004_3000

0xA004_3FFF

-

保留

0xA004_4000

0xA004_5FFF

8KB

SDIO0寄存器

0xA004_6000

0xA004_6FFF

4KB

SDIO0 SMMU寄存器

0xA004_7000

0xA004_7FFF

-

保留

0xA004_8000

0xA004_9FFF

8KB

SDIO1寄存器

0xA004_A000

0xA004_AFFF

4KB

SDIO1 SMMU寄存器

0xA005_0000

0xA005_1FFF

8KB

GMAC0寄存器

0xA005_2000

0xA005_2FFF

4KB

GMAC0 SMMU寄存器

0xA005_3000

0xA005_3FFF

-

保留

0xA005_4000

0xA005_5FFF

8KB

GMAC1寄存器

0xA005_6000

0xA005_6FFF

4KB

GMAC1 SMMU寄存器

0xA005_7000

0xA005_7FFF

-

保留

0xA007_8000

0xA007_8FFF

4KB

SCALER1寄存器

0xA007_9000

0xA007_9FFF

4KB

SCA1 CQH寄存器

0xA007_A000

0xA007_AFFF

4KB

SCA1 SMMU寄存器

0xA007_B000

0xA007_FFFF

-

保留

0xA008_0000

0xA008_FFFF

64KB

MS RAM空间

0xA009_0000

0xA009_0FFF

4KB

MS_CRG寄存器

0xA009_1000

0xA009_1FFF

4KB

MS_UART寄存器

0xA009_2000

0xA009_2FFF

4KB

MS_WDG寄存器

0xA009_3000

0xA009_3FFF

4KB

MS_MBX寄存器

0xA009_4000

0xA009_4FFF

4KB

MS_I2C寄存器

0xA009_5000

0xA009_5FFF

4KB

MS_TACH寄存器

0xA009_6000

0xA009_6FFF

4KB

PVT寄存器

0xA009_7000

0xA009_7FFF

-

保留

0xA009_8000

0xA009_EFFF

28KB

MS_TIMER寄存器

0xA009_F000

0xA009_FFFF

-

保留

0xA010_0000

0xA010_1FFF

8KB

Memsys DDR寄存器

0xA010_2000

0xA010_2FFF

4KB

Memsys LLC寄存器

0xA010_3000

0xA010_3FFF

4KB

Memsys DTE0寄存器

0xA010_4000

0xA010_4FFF

4KB

Memsys DTE1寄存器

0xA010_5000

0xA010_5FFF

4KB

Memsys DTE2寄存器

0xA010_6000

0xA010_6FFF

4KB

Memsys DTE3寄存器

0xA010_7000

0xA010_FFFF

-

保留

0xA011_0000

0xA011_3FFF

16KB

Memsys DDRC0寄存器

0xA011_4000

0xA010_7FFF

16KB

Memsys DDRC1寄存器

0xA011_8000

0xA011_BFFF

16KB

Memsys DDRC2寄存器

0xA011_C000

0xA011_FFFF

16KB

Memsys DDRC3寄存器

0xA012_0000

0xA01F_FFFF

-

保留

0xA020_0000

0xA03F_FFFF

2MB

Memsys PHY0寄存器

0xA040_0000

0xA05F_FFFF

2MB

Memsys PHY1寄存器

0xA060_0000

0xA060_0FFF

4KB

Cpusys SYSCTRL寄存器

0xA060_1000

0xA060_2FFF

8KB

Cpusys GENTIMER寄存器

0xA060_3000

0xA060_3FFF

4KB

Cpusys UART0寄存器

0xA060_4000

0xA060_4FFF

4KB

Cpusys UART1寄存器

0xA060_5000

0xA060_5FFF

-

保留

0xA060_6000

0xA060_FFFF

44KB

Cpusys TIMER寄存器

0xA061_0000

0xA061_FFFF

64KB

Cpusys JOBSCH寄存器

0xA062_0000

0xA07F_FFFF

-

保留

0xA080_0000

0xA09F_FFFF

2MB

Cpusys GIC寄存器

0xA0A0_0000

0xA0A0_1FFF

8KB

Mlu_sys0 SYSCTRL寄存器

0xA0A0_2000

0xA0A0_3FFF

8KB

Mlu_sys0 SMMU寄存器

0xA0A0_4000

0xA0A0_5FFF

8KB

Mlu_sys1 SYSCTRL寄存器

0xA0A0_6000

0xA0A0_7FFF

8KB

Mlu_sys1 SMMU寄存器

0xA0A0_8000

0xA0A0_9FFF

8KB

Mlu_sys2 SYSCTRL寄存器

0xA0A0_A000

0xA0A0_BFFF

8KB

Mlu_sys2 SMMU寄存器

0xA0A0_C000

0xA0A0_DFFF

8KB

Mlu_sys3 SYSCTRL寄存器

0xA0A0_E000

0xA0A0_FFFF

8KB

Mlu_sys3 SMMU寄存器

0xA0A1_0000

0xA0A1_1FFF

8KB

Mlu_mem寄存器

0xA0A1_2000

0xA0A1_3FFF

8KB

Mlu_mem SMMU寄存器

0xA0A1_4000

0xA0A1_7FFF

-

保留

0xA0A1_8000

0xA0A1_9FFF

8KB

Mlu寄存器

0xA0A1_A000

0xA0AF_FFFF

-

保留

0xA0B0_0000

0xA0B0_FFFF

64KB

PCIE_LINK0 SYSCTRL寄存器

0xA0B1_0000

0xA0B1_FFFF

64KB

PCIE_LINK0 GICEP寄存器

0xA0B2_0000

0xA0B2_FFFF

64KB

PCIE_LINK0 GICRC寄存器

0xA0B3_0000

0xA0B3_0FFF

4KB

PCIE_LINK0 SMMU寄存器

0xA0B3_1000

0xA0B3_FFFF

-

保留

0xA0B4_0000

0xA0B4_FFFF

64KB

PCIE_LINK1 SYSCTRL寄存器

0xA0B5_0000

0xA0B5_FFFF

64KB

PCIE_LINK1 GICEP寄存器

0xA0B6_0000

0xA0B6_FFFF

64KB

PCIE_LINK1 GICRC寄存器

0xA0B7_0000

0xA0B7_0FFF

4KB

PCIE_LINK1 SMMU寄存器

0xA0B7_1000

0xA0B7_7FFF

-

保留

0xA0B7_8000

0xA0B7_8FFF

4KB

PCIE_LINK0 PHYCMN寄存器

0xA0B7_9000

0xA0B7_BFFF

-

保留

0xA0B7_C000

0xA0B7_CFFF

4KB

PCIE_LINK1 PHYCMN寄存器

0xA0B7_D000

0xA0B7_FFFF

-

保留

0xA0B8_0000

0xA0BB_FFFF

256KB

PCIE_LINK0 PHY寄存器

0xA0BC_0000

0xA0BF_FFFF

256KB

PCIE_LINK1 PHY寄存器

0xA0C0_0000

0xA0C0_0FFF

4KB

Vpusys0 SYSCTRL寄存器

0xA0C0_1000

0xA0C0_1FFF

4KB

Vpusys0 JPUDMA寄存器

0xA0C0_2000

0xA0C0_2FFF

4KB

Vpusys0 VPU寄存器

0xA0C0_3000

0xA0C0_3FFF

4KB

Vpusys0 JPUSMMU寄存器

0xA0C0_4000

0xA0C0_4FFF

4KB

Vpusys0 JPU寄存器

0xA0C0_5000

0xA0C1_FFFF

-

保留

0xA0C2_0000

0xA0C2_0FFF

4KB

Vpusys1 SYSCTRL寄存器

0xA0C2_1000

0xA0C2_1FFF

4KB

Vpusys1 JPUDMA寄存器

0xA0C2_2000

0xA0C2_2FFF

4KB

Vpusys1 VPU寄存器

0xA0C2_3000

0xA0C2_3FFF

4KB

Vpusys1 JPUSMMU寄存器

0xA0C2_4000

0xA0C2_4FFF

4KB

Vpusys1 JPU寄存器

0xA0C2_5000

0xA0DF_FFFF

-

保留

0xA0E0_0000

0xA0FF_FFFF

2MB

NOCBUS寄存器

0xA100_0000

0xA1FF_FFFF

-

保留

0xA200_0000

0xA2FF_FFFF

16MB

Cpusys STM空间

0xA300_0000

0xA3FF_FFFF

-

保留

0xA400_0000

0xA5FF_FFFF

32MB

Cpusys Coresight空间

 

2.6. EFUSE空间定义

MLU220提供接口，使得用户以Group为单位获取EFUSE中的信息，每个Group为32bit，用户无法烧写EFUSE，只能读取EFUSE信息，具体EFUSE信息如下分配。

表 2.5 EFUSE分配表

Group

All Bit

Descriptions

[1:0]

[63:0]

Chip ID information

[2]

[69:64]

Wafer No.

[71:69]

CP efuse flag

[87:72]

TS calibration information

[91:88]

Chip version

[95:92]

Reserved for user

3. 硬件特性

3.1. 封装与管脚分布

3.1.1封装

MLU220芯片采用FCCSP封装，封装尺寸15mm x 15mm，管脚间距为0.4mm，管脚总数为1042个。

详细封装请参见图 3.1~3.3，封装尺寸参数请参见表 3.1。

 

图 3.1封装顶视图

 

图 3.2 封装底视图

 

图 3.3 封装侧视图

 

表 3.1 封装参数说明

 

3.1.2 管脚分布

MLU220芯片共有1042个管脚，管脚数目统计表如下表

表 3.2管脚数目统计表

管脚类别

数量

I/O

302

数字电源

186

数字地

532

模拟电源及其他电源

17

模拟地及其他地

5

 

3.2. 管脚信息描述

芯片管脚信息、管脚电源域信息、数字管脚默认状态描述请参考文档：《MLU220_PINOUT.xlsx》

 

3.2.1 焊接工艺建议

焊接工艺：无铅回流焊

耐回流次数：≤3次

推荐回流曲线如下：

图 3.4回流曲线

 

3.2.2 潮敏参数

潮敏等级：MSL 3

3.3. 电性能参数

3.3.1 功耗参数

3.3.1.1 热设计功耗规格

表 3.3 MLU220功耗算力对应表

场景

功耗（W）

算力@工况

持续时间

Min

Typ

Max

 

 

场景01

-

8

8.5

Resnet50 600fps，

结温50℃

稳态

场景02

-

10

11

Resnet50 600fps，

结温95℃

稳态

场景03

-

4

4.5

No AI Computation，

结温40℃

稳态

 

3.3.1.2 温度规格

表 3.4 MLU220温度规格表

项目

参数

MLU220最小工作温度Tj

0℃

MLU220建议最大工作温度Tj

80℃

工作环境温度范围

0 ~ 80℃

 

3.3.1.3 封装热阻

表 3.5 芯片热阻

项目

参数

Rjc

0.033℃/W

Rjb

5℃/W

Rja

TBD(以具体场景和散热类型定义）

 

3.3.2工作条件

MLU220芯片的工作条件如下表所示：

表 3.6 芯片工作电压

Power Domain

Ball Name

Voltage

Voltage Spec

Default

Notes

PCIE

AVDD_C

0.8V

0.76V~0.88V

On

Analog bias power. There are no power supply sequence requirements.

PCIE

AVDD_D

0.8V

0.76V~0.88V

On

Digital power. The same as above.

PCIE

AVVD_H

1.8V

1.42V~1.98V

On

IO level voltage power. The same as above.

DDR

VDD_DDR

0.8V

0.75V~0.88V

On

Digital power supply.

DDR

VDDQ

1.1V

1.06V~1.17V

On

IO power supply.

DDR

VDDQLP

0.6V

0.57V~0.63V

On

IO power supply for LP4X.

DDR

VAA

1.8V

1.62V~1.98V

On

PLL power supply.

SDMMC

VDDIO

1.8V

1.62V~1.98V

On

VDDIO33, VDDIO and VDD can be turned on in any order.

SDMMC

VDDIO33

3.3V

2.70V~3.63V

On

The same as above.

EFUSE

VQPS

1.8V

1.62V~1.98V

Off

Just for effuse program function.

CORE

VDD

0.8V

0.72V~0.98V

On

According to the from high to low rule, VDD power before the VDDL maybe preferred.

CORE

VDDL

0.75V

0.675V~0.825V

On

The same as above.

PLL(R)

VDDHV_R

1.8V

1.62V~1.98V

On

Power sequence is NOT important. Both supplies must be stable before enabling PLL.

PLL(R)

VDDREF_R

0.8V

0.72V~0.88V

On

The same as above.

PLL(L)

VDDHV_L

1.8V

1.62V~1.98V

On

The same as above.

PLL(L)

VDDREF_L

0.8V

0.72V~0.88V

On

The same as above.

PVT

VDDA

1.8V

1.62V~1.98V

On

No necessary order with VDD.

GPIO

VDDPST

1.8V

1.62V~1.98V

On

Prefered: Power-up VDDPST first and then the core power(VDD).

Not recommended: Power up the VDD first and then the I/O power(VDDST), it would lead to ~ua leakage.

The VDD/VDDPST power must be full on before the input signals of digital I/O cells toggle.

The reverse for power down.

POR

TACVDD

0.8V

0.72V~0.88V

On

VS_POR(VDD)should power on after NVDDL(TACVDD) or same as NVDDL.

No constrainst for power down.

 

3.3.3上下电顺序

对应表 3.6的工作电压的上电顺序如下图所示，

图 3.5 电源上电时序

电源下电时序为电源上电时序的反向。

 

3.3.4 GPIO 电气参数

表 3.7 GPIO电气参数

符号

参数

最小值

典型值

最大值

单位

说明

VDDPST

GPIO电压

1.62

1.8

1.98

V

-

VIH

高电平输入电压

0.65*VDDPST

-

1.98

V

-

VIL

低电平输入电压

-0.3

-

0.35*VDDPST

V

-

VOH

高电平输出电压

1.35

-

-

V

-

VOL

低电平输出电压

-

-

0.45

V

-

 

3.3.5 SDIO电气参数

SDIO标准电气特性请参考标准协议《SD Specifications Part1 Physical Layer Version 6.00》中的章节6.6.5，电气特性完全符合SDIO版本特性规范要求。

 

3.3.6 PCIE电气参数

PCIe标准电气特性请参考标准协议《PCI Express Base Specification Revision 3.1》中的章节4.3，电气特性完全符合PCIe版本特性规范要求。

3.4. 接口时序

3.4.1 LPDDR4X 接口时序

3.4.1.1 写时序

  • 命令和地址相对于CK的写操作时序

对于 DDR 命令和地址相对于 CK 的写操作时序，tIS 为命令和地址到 CK 上升沿的建立时间，tIH 为 CK 上升沿到命令和地址的保持时间。

图 3.6 命令和地址相对于CK的写操作时序图

 

  • DQS相对于CK的写操作时序

对于 LPDDR4X DQS 相对于 CK 的写操作时序，tDSH 为 CK 上升沿到 DQS 下降沿的保持时间，tDSS 为 DQS 下降沿到 CK 上升沿的建立时间。

图 3.7 DQS相对于CK的写操作时序图

 

3.4.1.2 读时序

  • 命令和地址相对于CK的读操作时序

“命令和地址相对于CK的读操作时序”与“命令和地址相对于CK的写操作时序”相同。

  • CK相对于DQS的读操作时序

对于 LPDDR4X，CK 相对于 DQS 的读操作时序，tDQSCK 为有效 DQS 相对于 CK 的偏斜。

图 3.8 CK相对于DQS的读操作时序图

 

  • DQS相对于DQ的读操作时序

对于 LPDDR4X DQS 相对于 DQ 的读操作时序，tQH 是最早无效的 DQ 相对于DQS 的抖动。

图 3.9 DQS相对于DQ的读操作时序图

 

3.4.1.3 时序参数

LPDDR4X接口满足JEDEC标准协议，具体时序参数信息可参考JESD209-4-1以及JESD209-4B。

 

3.4.2 SFC 接口时序

图 3.10 SFC数据输入时序

 

图 3.11 SFC数据输出时序

 

QUAD Mode下，PAD_SFC_WP和PAD_SFC_HOLD的输入/输出时序可以参考以上输入/输出时序。

表 3.8 QUAD Mode下SFC接口时序参数

参数

最小值

典型值

最大值

单位

输入信号建立时间（TSU）

2

-

-

ns

输入信号保持时间（THD）

-

1/2 SCK cycle

-

-

输出信号延迟（TV）

-

-

8

ns

输出信号保持时间（THO）

-

SCK cycle

-

-

 

3.4.3 I2C 接口时序

I2C接口时序如下图所示：

图 3.12 I2C接口时序

具体时序参数参加下表：

表 3.9 I2C接口时序参数

符号

参数

最小值

典型值

最大值

单位

fscl

SCL clock frequency

-

-

100

kHz

tSP

Tolerate spike width on bus

-

-

100

ns

tBUF

Bus free time

4.7

-

-

us

tSU:STA

START condition set-up time

4.7

-

-

us

tHD:STA

START condition hold time

4.0

-

-

us

tLOW

SCL LOW time

4.7

-

-

us

tHIGH

SCL HIGH time

4.0

-

-

us

tr

SCL and SDA rise time

-

-

1.0

us

tf

SCL and SDA fall time

-

-

0.3

us

tSU:DAT

data set-up time

250

-

-

ns

tHD:DAT

Data hold time

0

-

-

ns

tVD:DAT

SCL LOW-to-data out valid

-

-

3.4

us

tSU:STO

STOP condition set-up time

4.0

-

-

us

 

3.4.4 GMAC 接口时序

Ethernet MAC支持千兆模式和百兆模式，千兆模式支持RGMII接口，时序图如图 3.13所示，参数如表 3.10所示。百兆模式支持RMII接口，时序图 3.14所示，时序参数如表 3.11 所示。

图 3.13 RGMII时序图示

 

表 3.10 RGMII时序参数典型值

符号

参数

最小值

典型值

最大值

单位

TskewT

输出信号的时钟偏移(发送端)

-500

0

500

ps

TskewR

输入信号的时钟偏移(接收端)

1

1.8

2.6

ns

TsetupT

输出信号的建立时间(发送端)

1.2

2

-

ns

TholdT

输出信号的保持时间(发送端)

1.2

2

-

ns

TsetupR

输入信号的建立时间(接收端)

1.2

2

-

ns

TholdR

输入信号的保持时间(接收端)

1.2

2

-

ns

Tcyc

时钟周期

7.2

8

8.8

ns

Duty_G

时钟占空比(1GHz模式)

45

50

55

%

Duty_T

时钟占空比(100/10MHz模式)

40

50

60

%

Tr/Tf

上升/下降时间(20-80%)

-

-

0.75

ns

 

图 3.14 RMII时序参数

 

表 3.11 RMII时序参数典型值

符号

参数

最小值

典型值

最大值

单位

Freq

时钟频率

-

50

-

MHz

Duty

时钟占空比

35

-

65

%

Tsu

信号到时钟上升沿的建立时间

4

-

-

ns

Thold

信号到时钟上升沿的保持时间

2

-

-

ns

 

图 3.15 MDIO接口写时序

 

图 3.16 MDIO接口读时序

 

表 3.12 MDIO时序参数典型值

符号

参数

最小值

典型值

最大值

单位

Tclk

时钟周期

 

400

 

ns

Duty

时钟占空比

40

 

60

%

Tsu/Thold

信号的建立时间与保持时间

10

 

 

ns

Tskew

信号到时钟的延迟时间

0

 

300

ns

 

3.4.5 eMMC/SDIO 接口时序

SDR模式下数据输入输出时序图如下图所示：

表 3.12 MDIO时序参数典型值

符号

参数

最小值

典型值

最大值

单位

Tclk

时钟周期

 

400

 

ns

Duty

时钟占空比

40

 

60

%

Tsu/Thold

信号的建立时间与保持时间

10

 

 

ns

Tskew

信号到时钟的延迟时间

0

 

300

ns

 

图 3.17 EMMC/SDIO SDR接口时序

 

DDR模式下数据输入输出时序图如下图所示

图 3.18 EMMC/SDIO DDR接口时序

 

HS400模式下数据输出时序图如下图所示

图 3.19 EMMC HS400接口时序

 

SDIO/eMMC时序参数表

 

表 3.13 SDIO/eMMC时序参数典型值

速度模式

频率

Min hold

Min setup

TODLY

HS SDR

50MHz

3ns

3ns

13.7ns

HS DDR

50MHz

3ns(CMD)

2.5ns(DAT)

3ns(CMD)

2.5ns(DAT)

13.7ns(CMD)

7ns(DAT)

HS200

200MHz

0.8ns

1.4ns

NA

HS400

200MHz

0.4ns

0.4ns

NA

SDR104

200MHz

0.8ns

1.4ns

NA

SDR50

100MHz

0.8ns

3ns

7.5ns

DDR50

50MHz

0.8ns

6ns(CMD)

3ns(DAT)

13.7ns(CMD)

7ms(DAT)

SDR25(HS)

50MHz

2ns

6ns

14ns

SDR12(DS)

25MHz

5ns

5ns

14ns

 

4. 来料包装信息

来料包装信息说明来料包装信息说明来料包装信息说明来料包装信息说明来料包装信息说明来料包装信息说明来料包装信息说明

4.1. 来料包装信息说明

MLU220芯片采用tray包装方式，每个tray最多可摆放119颗芯片，tray采用5+1包装方式，每个内箱最多可以packing 595颗芯片，每个外箱最多可以放置6个内箱，最多可以packing 3570颗芯片。

Tray图纸请参见图4.1。

图 4.1 Tray Drawing

 
申 请 试 用